Fournisseurs avec des licences commerciales vérifiées
Fournisseur Audité OMAPL138 Fixed-Point EZWTD4 :DSP/calcul en virgule flottante 32 bits 456MHz MIPS 361 broches 3648NFBGA
Paquet :BGA-361
Mfr.La partie N°:OMAPL138EZWTD4
Mfr.:TI
Fiche technique : 
(E-mail ou chat-nous pour fichier PDF)
RoHS ÉTat :
Qualité:100% d'origine
Garantie :180 jours
L'OMAP-L138 DSP C6000+processeur ARM est un processeur d'applications de faible puissance baséSur un ARM926EJ-S et un coeur DSP C674x.Ce processeur offre significativement plus faible que les autres membres de l'alimentation de la TMS320C6000 plate-forme de DSP.
L'appareil permet aux fabricants de matéRiel d'origine (OEM) et les fabricants de conception originale (SGDO) afin de mettre rapidement sur le marchéDes dispositifs avec des systèMes d'exploitation robuste, les interfaces utilisateur riches, et de haute performance du processeur par le biais de la souplesse maximale d'un processeur mixte, entièRement intéGréE, solution.
L'architecture double coeur de l'appareil offre des avantages des deux DSP et reduced instruction set computer (RISC) technologies, incorporant une haute performances TMS320C674x et un coeur DSP ARM926EJ-S de base.
L'ARM926EJ-S est un processeur RISC 32 bits core que effectue 32 bits ou 16 bits et les processus d'instructions 32 bits, 16 bits, ou 8 bits de donnéEs.Le noyau utilise pipelining de sorte que toutes les parties du processeur et méMoire systèMe peut fonctionner en continu.
Le coeur ARM9 dispose d'un coprocesseur 15 (CP15), module de protection et de donnéEs et les unitéS de gestion de méMoire de programme (MMU) avec table look-côTéTampons.Le coeur ARM9 a séParéL'instruction et de 16 ko des caches de donnéEs de 16 Ko.Les deux sont à4 voies avec associative index virtuel virtual tag (VIVT).Le coeur ARM9 dispose éGalement de 8Ko de RAM (Vector Table) et 64 ko de ROM.
Le péRiphéRique utilise un coeur DSP 2 cache de niveau de l'architecture baséE sur.Le programme de niveau 1 de cache (L1P) est un 32 Ko de cache direct, et de l'mappéNiveau 1 Le cache de donnéEs (L1D) est un 32-kb 2-way, set-cache associatif.Le cache de niveau 2 du programme (L2P) se compose d'un espace de 256 Ko de méMoire qui est partagéE entre le programme et de l'espace de donnéEs.L2 de méMoire peut êTre configuréComme la méMoire mappéE, la méMoire cache, ou des combinaisons des deux.Bien que le DSP L2 est accessible par l'ARM9 et d'autres hôTes dans le systèMe, une somme suppléMentaire de 128 Ko de méMoire RAM de méMoire partagéE est disponible pour utilisation par les autres hôTes sans affecter les performances de DSP.
Pour la séCuritéDes péRiphéRiques compatibles, TI de base de l'amorçAge séCuriséPermet aux utilisateurs de la protection de propriéTéIntellectuelle et empêChe les entitéS externes àPartir de la modification de l'utilisateur des algorithmes déVeloppéS.En commençAnt par un dispositif matéRiel de "Racine de confiance", le déBit d'amorçAge séCuriséGarantit un bon point de déPart pour l'exéCution de code.Par déFaut, le port JTAG est verrouilléPour empêCher les attaques de déBogage et d'éMulation;Toutefois, le port JTAG peut êTre activéE au cours de la processus de déMarrage séCuriséPendant l'application de déVeloppement.Les modules d'amorçAge sont cryptéS assis dans la méMoire non volatile externes, tels que flash ou EEPROM, et sont déCryptéEs et authentifiéS lorsqu'chargéS au cours de déMarrage séCurisé.Cryptage et déCryptage protèGe l'IP des utilisateurs et leur permet de correctement configurer le systèMe et de commencer le fonctionnement du dispositif avec connu, du code de confiance.
Ligne de produits de la sociéTé
Les certificats
Pourquoi nous choisir
Avis :
