description
PIC32MX795F512L-80I/PT : MCU 32 bits MIPS32 M4K RISC 512 Ko Flash 2,5V/3,3V plateau TQFP 100 broches
MFR. RÉFÉRENCE : PIC32MX795F512L-80I/PT
Fiche technique : 
(envoyez-nous un e-mail ou discutez-nous pour un fichier PDF)
État ROHS :
Qualité: 100% original
Garantie : UN AN
| Série : |
PIC32MX7xx |
| Type de montage : |
CMS/CMS |
| Emballage/caisse : |
TQFP-100 |
| Noyau : |
MIPS32 M4K |
| Taille de la mémoire du programme : |
512 Ko |
| Taille de la RAM de données : |
128 Ko |
| Largeur du bus de données : |
32 bits |
| Résolution ADC : |
10 bits |
| Fréquence d'horloge maximale : |
80 MHz |
| Nombre d'E/S : |
85 E/S. |
| Tension d'alimentation - min : |
2.3 V. |
| Tension d'alimentation - Max : |
3.6 V. |
| Température de fonctionnement minimale : |
- 40 C. |
| Température de fonctionnement maximale : |
+ 85 C. |
| Emballage : |
Plateau |
| Marque : |
Microchip Technology |
| Type de RAM de données : |
RAM |
| Hauteur : |
1 mm |
| Type d'interface : |
CAN, I2C, SPI, UART, USB |
| Longueur : |
12 mm |
| Sensible à l'humidité : |
Oui |
| Nombre de canaux ADC : |
16 canaux |
| Nombre de temporisateurs/compteurs : |
5 Minuterie |
| Série de processeurs : |
PIC32MX7 |
| Produit : |
MCU |
| Type de produit : |
Microcontrôleurs 32 bits - MCU |
| Type de mémoire de programme : |
Flash |
| Quantité de l'emballage d'usine : |
119 |
| Sous-catégorie : |
Microcontrôleurs - MCU |
| Nom commercial : |
MIPS32 |
| Minuteries de surveillance : |
Horloge de surveillance |
| Largeur : |
12 mm |
| Poids de l'unité : |
0.023175 oz |
PIC32MX795F512L est un microcontrôleur Flash 32 bits haute performance, USB, CAN et Ethernet. Le cœur du processeur MIPS32 M4K est le cœur de la famille de processeurs PIC32MX5XX/6XX/7XX. Le processeur extrait les instructions, décode chaque instruction, extrait les opérandes source, exécute chaque instruction et écrit les résultats de l'exécution des instructions vers les destinations appropriées le cœur du processeur MIPS M4K contient plusieurs blocs logiques fonctionnant ensemble en parallèle, fournissant ainsi un moteur de calcul hautes performances efficace. Les blocs suivants sont en cluster avec le noyau : unité d'exécution Multiply/Divide Unit (MDU) système Control Coprocesseur (CP0) Fixed Mapping Translation (FMT) Double interface de bus interne gestion de l'alimentation MIPS16e support Enhanced JTAG (EJTAG) Controller l'unité d'exécution centrale du processeur MIPS M4K imple- ments une architecture de charge/stockage avec opérations ALU à cycle unique (logique, décalage, ajout, soustraction) et une unité de multiplication/division des um automatiques. Le noyau contient trente-deux registres universels (GPRS) de 32 bits utilisés pour les opérations d'entiers et le calcul d'adresses. Un jeu de clichés instantanés de fichier de registre supplémentaire (contenant trente-deux registres) est ajouté pour minimiser la surcharge de commutation de contexte pendant la procédure d'interruption/exception. Le fichier de registre est composé de deux ports de lecture et d'un port d'écriture et est entièrement ignoré pour minimiser la latence des opérations dans le pipeline. L'unité d'exécution comprend : Additionneur 32 bits utilisé pour calculer l'adresse de données unité d'adresse pour calculer l'adresse d'instruction suivante logique pour la détermination de la branche et le calcul de l'adresse de la cible de la branche multiplexeur de contournement d'alignement de charge utilisé pour éviter les blocages lors de l'exécution de flux d'instructions où les instructions de production de données sont suivies de près par les consommateurs de leurs résultats Unité de détection zéro/un pour l'implémentation de l'unité logique arithmétique (ALU) des instructions CLZ et CLO pour l'exécution d'opérations logiques au niveau du bit le processeur MIPS M4K inclut une unité MDU (Multiply/Divide Unit) qui contient un pipeline séparé pour les opérations multiply et Divide. Ce pipeline fonctionne à la même valeur que le pipeline de l'unité entière (IU) et ne se bloque pas lorsque le pipeline de l'unité centrale s'arrête. Cela permet aux opérations MDU d'être partiellement masquées par des blocages du système et/ou d'autres instructions d'unité entières. L'unité MDU hautes performances est constituée d'un multiplicateur recodé de cabine 32x16, de registres de résultats/d'accumulation (HI et LO), d'une machine d'état de division, ainsi que des multiplexeurs et de la logique de commande nécessaires. Le premier nombre affiché ('32' de 32x16) représente l'opérande RS. Le deuxième nombre ('16' de 32x16) représente l'opérande rt. Le noyau PIC32 vérifie uniquement la valeur de ce dernier opérande (rt) pour déterminer combien de fois l'opération doit passer par le multiplicateur. Les opérations 16x16 et 32x16 passent par le multiplicateur une fois. Une opération 32x32 passe par le multiplicateur deux fois. L'unité MDU prend en charge l'exécution d'une opération de multiplication 16x16 ou 32x16 à chaque cycle d'horloge ; les opérations de multiplication 32x32 peuvent être émises à chaque autre cycle d'horloge. Des verrouillages appropriés sont mis en œuvre pour bloquer l'émission des opérations de multiplication dos à dos 32x32. La taille de l'opérande de multiplication est automatiquement déterminée par la logique intégrée dans les opérations de division MDU sont implémentées avec une algorith itérative simple de 1 bit par horloge M. Une détection précoce vérifie l'extension du signe de l'opérande de dividende (RS).si RS a une largeur de 8 bits, 23 itérations sont ignorées. Pour un RS de 16 bits, 15 itérations sont ignorées et pour un RS de 24 bits, 7 itérations sont ignorées. Toute tentative d'émission d'une instruction MDU ultérieure alors qu'une division est toujours active entraîne un blocage de pipeline IU jusqu'à ce que l'opération de division soit terminée
Principales caractéristiques
- Processeur RISC 32 bits hautes performances :
- Cœur 32 bits MIPS32® M4K® avec pipeline à 5 étages
- Fréquence maximale de 80 MHz
- 1.56 DMIPS/MHz (Dhrystone 2.1) Performances à l'état d'attente zéro accès Flash
- Unité de multiplication à un cycle et unité de division hautes performances
- Mode MIPS16e® pour une taille de code jusqu'à 40 % plus petite
- Deux jeux de 32 fichiers de registre de base (32 bits) à réduire latence d'interruption
- Module de cache de préchargement pour accélérer l'exécution à partir des fonctionnalités du microcontrôleur Flash :
- Plage de tension de fonctionnement de 2,3 V à 3,6 V.
- Mémoire Flash de 64 Ko à 512 Ko (Plus 12 Ko de mémoire Flash de démarrage supplémentaire)
- Mémoire SRAM de 16 à 128 Ko
- Compatible avec la plupart des circuits DSC PIC24/dsPIC®
- Plusieurs modes de gestion de l'alimentation
- Plusieurs vecteurs d'interruption avec priorité programmable individuellement
- Mode de surveillance de l'horloge de sécurité
- Minuteur de surveillance configurable avec oscillateur RC basse puissance intégré pour une fiabilité optimale fonctionnement
- Caractéristiques des périphériques :
- Fonctionnement ATOMIQUE DE RÉGLAGE, D'EFFACEMENT et D'INVERSION sur certains registres périphériques
- Jusqu'à 8 canaux de DMA de matériel avec données automatiques détection de taille
- Périphérique pleine vitesse compatible USB 2.0 et contrôleur On-the-Go (OTG) :
- MAC Ethernet 10/100 Mbit/s avec interface MII et RMII :
- Module CAN :
- 2.0B actif avec prise en charge de l'adressage DeviceNet™
- Canaux DMA dédiés
- Oscillateur à quartz de 3 MHz à 25 MHz
- Oscillateurs internes de 8 MHz et 32 kHz
- Six modules UART avec :
- Prise en charge RS-232, RS-485 et LIN -IrDA® avec encodeur et décodeur matériel intégrés
- Jusqu'à quatre modules SPI
- Jusqu'à cinq modules I2C™
- PLL séparés pour horloges CPU et USB
- Port parallèle maître et port esclave (PMP/PSP) avec données 8 bits et 16 bits et jusqu'à 16 lignes d'adresse
- Horloge et calendrier en temps réel (RTCC)
- Cinq timers/compteurs 16 bits (deux paires de 16 bits se combinent pour créer deux timers de 32 bits)
- Cinq entrées de capture
- Cinq sorties comparaison/PWM
- Cinq broches d'interruption externe
- Broches d'E/S haute vitesse pouvant basculer jusqu'à 80 MHz
- Source/dissipateur de courant élevé (18 mA/18 mA) sur toutes les broches d'E/S.
- Sortie à drain ouvert configurable sur les broches d'E/S numériques
- Fonctions de débogage :
- Deux interfaces de programmation et de débogage :
- interface 2 fils avec accès non intrusif et échange de données en temps réel avec application
- Interface JTAG (joint Test action Group) standard MIPS® 4 fils
- Trace d'instruction matérielle non intrusive
- Balayage de limite compatible avec la norme IEEE 1149.2 (JTAG)
- Fonctions analogiques :
- Convertisseur analogique-numérique 16 bits jusqu'à 10 canaux :
- Taux de conversion de 1 MSps
- Conversion disponible en mode veille et veille
- Deux comparateurs analogiques
Certificats
Détails de l'emballage du produit
Pourquoi nous choisir
- Situé à Shenzhen, le marché électronique de la Chine.
- 100 % garantissent la qualité des composants : d'origine.
- Stock suffisant pour répondre à vos besoins urgents.
- Des collègues sophistiqués vous aident à résoudre des problèmes afin de réduire vos risques avec fabrication à la demande
- Expédition plus rapide : les composants en stock peuvent être expédiés le même jour .
- Entretien des 24 heures
Remarque :
- Les images du produit sont fournies à titre de référence uniquement.
- Vous pouvez contacter le vendeur pour demander un meilleur prix.
- Pour toute demande de produits supplémentaires, PLS n'hésitez pas à contacter notre équipe commerciale.
Fournisseur Audité 
(envoyez-nous un e-mail ou discutez-nous pour un fichier PDF) 
