Personnalisation: | Disponible |
---|---|
Type: | autre |
numéro de modèle: | Sg2625 |
Frais de livraison: | Contactez le fournisseur au sujet du fret et du délai de livraison estimé. |
---|
Modes de Paiement: |
![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() |
---|---|
Paiements de soutien en USD |
Paiements sécurisés: | Chaque paiement que vous effectuez sur Made-in-China.com est protégé par la plateforme. |
---|
Politique de remboursement: | Réclamez un remboursement si votre commande n'est pas expédiée, est manquante ou arrive avec des problèmes de produit. |
---|
Fournisseurs avec des licences commerciales vérifiées
Audité par une agence d'inspection indépendante
Nom du produit
|
CONTRÔLEUR FPGA SG2625-MU01PC-F.
|
||
Tension d'alimentation
|
DC5V ; <2A
|
||
Dissipation de puissance
|
<10 W.
|
||
Horloge du processeur
|
Jusqu'à 866 MHz
|
||
Horloge DDR3
|
533 MHz
|
||
RAM
|
Jusqu'à 1 Go
|
||
Flash
|
16 Mo d'octet (Q-SPI), 4 Go (eMMC)
|
||
Ethernet
|
10/100/1000M, 1 canal.
|
||
USB
|
USB 2.0 OTG, 1 canal.
|
||
Ports série
|
115200 bps, 1 canal.
|
||
E/S numériques
|
Bank500 (ARM) 6 broches (peut être configuré SPI,IIC,SDIO,UART,CAN) 1,8 V.
Bank501 (ARM) 6broches (peut être configuré SPI,IIC,SDIO,UART,CAN) 3,3V Bank13 (FPGA)25pin(12 paires LVDS et 1 E/S asymétrique)peut être configuré en LVCMOS18, LVCMOS25 ou LVCMOS33. La bank13 est uniquement Disponible en XC7Z020 (SG2625-MU01PC-F). Bank34 (FPGA)50pin(24 paires LVDS et 2 E/S non isolées) peut être configuré Comme LVCMOS18 ou LVCMOS25 ou LVCMOS33 Bank35 (FPGA) 49Pin(24 paires LVDS et 1 E/S asymétrique)peut être Configuré en LVCMOS18, LVCMOS25 ou LVCMOS33 |
||
Stabilité de la source d'horloge
|
±10 ppm à -40 ~ +105°C
|
||
Environnement d'exploitation
|
0 à 50 °C / 0 % à 80 % R.H.
|
||
Environnement de stockage
|
-40 à 70 °C / 0 % à 80 % R.H. | ||
Dimensions | 75 mm×55 mm | ||
Epaisseur | 1,6mm | ||
Interface | Deux connecteurs carte à carte 120 broches |