Info de Base
N° de Modèle.
ESP32-S3 Series Datasheet
Type d'Antenne WiFi
Encastré
Taux de transmission
151-200 Mbps
Paquet de Transport
boîte
Description de Produit
Si vous avez besoin d'acheter plus d'informations sur les modules de la puce Espressif, solutions et d'autres informations, n'hésitez pas à envoyer les informations pertinentes à notre e-mail, nous allons vous servir de tout coeur.
L'ESP32-S3 Series
Fiche technique
2.4GHz wifi + Bluetooth® LE SoC
Appuyer la norme IEEE 802.11b/g/n (2,4 GHz) Wi-Fi et Bluetooth 5 (LE)
Y compris :
Le PSR32-S3 le PSR32-S3FN8 ESP32-S3R2 le PSR32-S3R8 le PSR32-S3R8V
Présentation du produit
Le PSR32-S3 est un microcontrôleur faible puissance-based SoC qui prend en charge 2,4 GHz Wi-Fi et Bluetooth Bluetooth® de basse énergie (LE). Il se compose de hautes performances double coeur (MCU Xtensa® 32 bits LX7), un coprocesseur de faible puissance, une bande de base Wi-Fi, une connexion Bluetooth le bande de base, module RF, et des périphériques. Le diagramme de la SoC est illustré ci-dessous.
Faits saillants de la solution
•Un sous-système Wi-Fi complète qui est conforme à la norme IEEE 802.11b/g/n Protocole et prend en charge Station, SoftAP, et les modes SoftAP + Station
•Un Bluetooth le sous-système qui prend en charge
Caractéristiques de maille de 5 et Bluetooth Bluetooth
•-Bit Xtensa® 32LX7 avec un processeur double coeur en cinq étapes qui fonctionne au pipeline jusqu'à 240 MHz
-Un bus de données 128 bits et les instructions SIMD dédié à fournir une haute performance
Cache L1 -efficace pour améliorer l'exécution de la mémoire externe
-Simple précision de l'unité à virgule flottante (FPU) pour accélérer le calcul
•Module RF Highly-integrated qui fournit la puissance de pointe et des performances RF
•Gestion de puissance State-of-the-art conçu pour une large gamme d'applications avec ses multiples modes de faible puissance. Le coprocesseur de PTD peuvent fonctionner dans l'ultra-mode de faible puissance.
•De puissantes capacités de stockage assurée par 512 ko de SRAM et 384 Ko ROM sur la puce et
SPI, SPI, SPI quadruple double, octal, SPI, QPI et BPR interfaces qui permettent la connexion à Flash et RAM externe
•Les fonctionnalités de sécurité fiable assurée par
-Accélérateurs qui soutien matériel de chiffrement AES,-128/256, RSA, de hachage HMAC, signature numérique, et de démarrage sécurisé
-Générateur de nombre aléatoire
-L'autorisation de contrôle sur l'accès à la mémoire interne et externe
-Cryptage et décryptage de mémoire externe
•Riche ensemble d'interfaces périphériques et les GPIO, idéal pour divers scénarios et des applications complexes
Fonctionnalités
Le Wi-Fi
•IEEE 802.11 b/g/n-conforme
•Prise en charge 20 MHz, 40 MHz de bande passante en bande 2,4 GHz
•1T1R mode avec débit de données jusqu'à 150 Mbit/s
•Wi-Fi Multimedia (WMM)
•Un TX/RX-MPDU, TX/RX A-MSDU
•Bloc immédiate ACK
•La fragmentation et de la défragmentation
•Gyrophares automatiques de la surveillance (matériel TSF)
•4 × virtual interfaces Wi-Fi
•Prise en charge simultanée de l'Infrastructure, SoftAP BSS en gare ou Station + modes SoftAP Notez que lorsque le PSR32-S3 des numérisations dans la station
Mode, le canal SoftAP va changer avec le canal de la station
•La diversité de l'antenne
•802.11mc FTM
•Est prise en charge de sonorisation externe
La technologie Bluetooth
•LE Bluetooth : Bluetooth 5, maille Bluetooth
•Mode haute puissance (20 dBm, partagent le même PA avec Wi-Fi)
•2 Mbps PHY
•Mode longue portée
•Les extensions de la publicité
•Plusieurs ensembles de publicité
•L'algorithme de sélection de canal n° 2
•Co-existence interne Mécanisme entre Wi-Fi et Bluetooth pour partager la même antenne
Processeur et mémoire
•Xtensa® dual-core LX7 32 bits microprocesseur, jusqu'à 240 MHz
•CoreMark® score :
-1 core à 240 MHz : CoreMark CoreMark 613.86; 2,56/MHz
-2 carottes à 240 MHz : 1181.60 CoreMark;
4,92 CoreMark/MHz
•128 bits et SIMD les commandes de bus de données
•384 Ko ROM
•512 ko de SRAM
•16 ko de SRAM RTC
•SPI, SPI, SPI quadruple double, octal, bus QPI de SPI et BPR interfaces qui permettent la connexion à de multiples flash et RAM externe
•Avec mémoire cache du contrôleur de Flash est pris en charge
•Flash dans la programmation en circuit (PIC) est pris en charge
Advanced Interfaces périphériques
•45 × GPIO programmable
•Interfaces numériques :
-4 × SPI
-1 × interface LCD (8 bits ~RGB parallèle 16 bits, J8080 et MOTO6800), le soutien de la conversion entre les couleurs RVB565, YUV422, YUV420 et YUV411
-1 × DVP ~8 bits 16 bits de l'interface de caméra
-3 × UART
- 2 × I2C
- 2 × J2S
-1 × RMT (TX/RX)
-1 × compteur d'impulsions
-Contrôleur PWM de LED, jusqu'à 8 canaux
-1 × OTG USB pleine vitesse
-1 × contrôleur série/USB JTAG
-2 × MCPWM
-1 × contrôleur hôte SDIO avec 2 emplacements
-Le contrôleur DMA, avec 5 canaux de transmission et de 5 canaux de réception
- 1 × TWAI® controller, compatible avec la norme ISO 11898-1 (CAN Spécification 2.0)
•Les interfaces analogiques :
-2 × 12-bit CAN SAR, jusqu'à 20 canaux
Capteur de température de -1 ×
-14 × IOs de détection tactile
•Compteurs :
-4 × 54-bit temporisateurs à usage général
-1 × 52-bit de temporisation du système
-3 × minuteries watchdog
Gestion de faible puissance
•L'unité de gestion de puissance avec cinq modes d'alimentation
•Ultra-basse puissance (ULP) coprocesseurs :
-ULP-RISC-V le coprocesseur
-ULP-EFM coprocesseur
La sécurité
•Démarrage sécurisé
•Le cryptage Flash
•4096 bits OTP, jusqu'à 1652 bits pour les utilisateurs
•L'accélération matérielle de chiffrement :
- AES-128/256 (FIPS PUB 197)
-Hash (FIPS PUB 180-4)
-RSA
-Générateur de nombres aléatoires (RNG)
-HMAC
-Signature numérique
Applications (une liste non exhaustive)
Avec une faible consommation électrique, le PSR32-S3 est un choix idéal pour les périphériques de l'Ito dans les domaines suivants :
•Maison Intelligente
-Le témoin de contrôle
-Bouton Smart
-Smart plug
•L'automatisation industrielle
-Robot industriel
-Réseau maillé
-Interface homme-machine (IHM)
•Les soins de santé
-Moniteur de santé
-Surveiller bébé
•Consumer Electronics
-Smart watch et bracelet
-Sur-le-Haut (OTT) périphériques
-Wi-Fi et haut-parleur Bluetooth
-Logger jouets Jouets et de la détection de proximité
•L'agriculture intelligente
-Serre Smart
-L'irrigation intelligente
-L'agriculture robot
•Détail et de restauration
-Machines POS
-Service robot
•Le périphérique audio
-Internet les lecteurs de musique
-Appareils de streaming en direct
-Les joueurs de radio Internet
•Générique du capteur de faible puissance de l'ITO de concentrateurs
•Générique de l'ITO de faible puissance des enregistreurs de données
•Caméras pour la vidéo en streaming
•Les périphériques USB
•La reconnaissance vocale
•La reconnaissance de l'image
•Wi-Fi + carte de réseau Bluetooth
•Détection tactile
-Conception étanche
-D'applications de détection à distance
Curseur curseur linéaire, dessins et modèles de roue
Description de l'2.2Pin Nom | No. | Type | Domaine d'alimentation | Fonction |
LNA_in | 1 | I/O | - | Amplificateur faible bruit(RF LNA) et d'entrée de signal de sortie |
La DMV3P3 | 2 | PA | - | Alimentation analogique |
La DMV3P3 | 3 | PA | - | Alimentation analogique |
CHIP_PU | 4 | Je | La DMV3P3_RTC | Élevée : sur, permet à la puce. Basse : désactivée, la puce s'éteint . Remarque : Ne pas laisser le CHIP_pu l'axe en position flottante. |
GPIO0 | 5 | I/O/T | La DMV3P3_RTC | RTC_GPIO0, GPIO0 |
GPIO1 | 6 | I/O/T | La DMV3P3_RTC | RTC_GPIO1, GPIO1, TOUCH1, ADC1_ch0 |
GPIO2 | 7 | I/O/T | La DMV3P3_RTC | RTC_GPIO2, GPIO2, TOUCH2, ADC1_ch1 |
GPIO3 | 8 | I/O/T | La DMV3P3_RTC | RTC_GPIO3, GPIO3, TOUCH3, ADC1_ch2 |
GPIO4 | 9 | I/O/T | La DMV3P3_RTC | RTC_GPIO4, GPIO4, TOUCH4, ADC1_ch3 |
GPIO5 | 10 | I/O/T | La DMV3P3_RTC | RTC_GPIO5, GPIO5, TOUCH5, ADC1_ch4 |
GPIO6 | 11 | I/O/T | La DMV3P3_RTC | RTC_GPIO6, GPIO6, TOUCH6, ADC1_ch5 |
GPIO7 | 12 | I/O/T | La DMV3P3_RTC | RTC_GPIO7, GPIO7, TOUCH7, ADC1_ch6 |
GPIO8 | 13 | I/O/T | La DMV3P3_RTC | RTC_GPIO8, GPIO8, appuyez sur8, ADC1_ch7, SUBSPICS1 |
GPIO9 | 14 | I/O/T | La DMV3P3_RTC | RTC_GPIO9, GPIO9, appuyez sur9, ADC1_ch8, FSPIHD SUBSPIHD, |
GPIO10 | 15 | I/O/T | La DMV3P3_RTC | RTC_GPIO10, GPIO10, touchez10, ADC1_ch9, SUBSPICS FSPIIO4,0, FSPICS0 |
GPIO11 | 16 | I/O/T | La DMV3P3_RTC | RTC_GPIO11, GPIO11, touchez11, ADC2_ch0, FSPIIO5, FSPID SUBSPID, |
GPIO12 | 17 | I/O/T | La DMV3P3_RTC | RTC_GPIO12, GPIO12, touchez12, ADC2_ch1, FSPIIO6, FSPICLK SUBSPICLK, |
GPIO13 | 18 | I/O/T | La DMV3P3_RTC | RTC_GPIO13, GPIO13, touchez13, ADC2_ch2, FSPIIO7, FSPIQ SUBSPIQ, |
GPIO14 | 19 | I/O/T | La DMV3P3_RTC | RTC_GPIO14, GPIO14, touchez14, ADC2_ch3, FSPIWP SUBSPIWP FSPIDQS,, |
La DMV3P3_RTC | 20 | PA | - | Alimentation analogique |
XTAL_32K_P | 21 | I/O/T | La DMV3P3_RTC | RTC_GPIO15, GPIO15, U0rts, ADC2_ch4, Xtal_32K_P |
XTAL_32K_n | 22 | I/O/T | La DMV3P3_RTC | RTC_GPIO16, GPIO16, U0CTS, ADC2_ch5, Xtal_32K_n |
GPIO17 | 23 | I/O/T | La DMV3P3_RTC | RTC_17 GPIO, GPIO17, U1TXD, ADC2_ch6 |
GPIO18 | 24 | I/O/T | La DMV3P3_RTC | RTC_18 GPIO, GPIO18, U1RXD, ADC2_ch7, CLK_OUT3 |
Nom | No. | Type | Domaine d'alimentation | Fonction |
GPIO19 | 25 | I/O/T | La DMV3P3_RTC | RTC_19 GPIO, GPIO19, U1rts, ADC2_ch8, CLK_OUT2, USB_D- |
GPIO20 | 26 | I/O/T | La DMV3P3_RTC | RTC_GPIO20, GPIO20, U1CTS, ADC2_ch9, CLK_OUT1, USB_D+ |
GPIO21 | 27 | I/O/T | La DMV3P3_RTC | RTC_21 GPIO, GPIO21 |
SPICS1 | 28 | I/O/T | VDD_SPI | SPICS1, GPIO26 |
VDD_SPI | 29 | PD | - | Alimentation de puissance de sortie : 1,8 V ou de la DMV3P3_RTC |
SPIHD | 30 | I/O/T | VDD_SPI | SPIHD, GPIO27 |
SPIWP | 31 | I/O/T | VDD_SPI | SPIWP, GPIO28 |
SPICS0 | 32 | I/O/T | VDD_SPI | SPICS0, GPIO29 |
SPICLK | 33 | I/O/T | VDD_SPI | SPICLK, GPIO30 |
SPIQ | 34 | I/O/T | VDD_SPI | SPIQ, GPIO31 |
SPID | 35 | I/O/T | VDD_SPI | SPID, GPIO32 |
SPICLK_n | 36 | I/O/T | VDD_SPI | SPICLK_N_DIFF, GPIO48, SUBSPICLK_N_DIFF |
SPICLK_P | 37 | I/O/T | VDD_SPI | SPICLK_P_DIFF, GPIO47, SUBSPICLK_P_DIFF |
GPIO33 | 38 | I/O/T | La DMV3P3_CPU / vdd_SPI | SPIIO4, GPIO33, SUBSPIHD FSPIHD, |
GPIO34 | 39 | I/O/T | La DMV3P3_CPU / vdd_SPI | SPIIO5, GPIO34, SUBSPICS FSPICS0,0 |
GPIO35 | 40 | I/O/T | La DMV3P3_CPU / vdd_SPI | SPIIO6, GPIO35, SUBSPID FSPID, |
GPIO36 | 41 | I/O/T | La DMV3P3_CPU / vdd_SPI | SPIIO7, GPIO36, SUBSPICLK FSPICLK, |
GPIO37 | 42 | I/O/T | La DMV3P3_CPU / vdd_SPI | SPIDQS, GPIO37, SUBSPIQ FSPIQ, |
GPIO38 | 43 | I/O/T | La DMV3P3_CPU | GPIO38, SUBSPIWP FSPIWP, |
MTCK | 44 | I/O/T | La DMV3P3_CPU | MTCK, GPIO39, CLK_OUT3, SUBSPICS1 |
MTDO | 45 | I/O/T | La DMV3P3_CPU | MTDO, GPIO40, CLK_OUT2 |
La DMV3P3_CPU | 46 | PD | - | Alimentation d'entrée pour le CPU IO |
MTDI | 47 | I/O/T | La DMV3P3_CPU | MTDI, GPIO41, CLK_OUT1 |
MTMS | 48 | I/O/T | La DMV3P3_CPU | MTMS, GPIO42 |
U0TXD | 49 | I/O/T | La DMV3P3_CPU | U0TXD, GPIO43, CLK_OUT1 |
U0RXD | 50 | I/O/T | La DMV3P3_CPU | U0RXD, GPIO44, CLK_OUT2 |
GPIO45 | 51 | I/O/T | La DMV3P3_CPU | GPIO45 |
GPIO46 | 52 | I/O/T | La DMV3P3_CPU | GPIO46 |
XTAL_n | 53 | - | - | Sortie de quartz externe |
Nom | No. | Type | Domaine d'alimentation | Fonction |
XTAL_P | 54 | - | - | Entrée de quartz externe |
VDDA | 55 | PA | - | Alimentation analogique |
VDDA | 56 | PA | - | Alimentation analogique |
GND | 57 | G | - | La masse |
1 P : puissance broche ; PA : broche d'alimentation analogique; PD : broche d'alimentation numérique; I : l'entrée; o : sortie ; T : haute impédance.
Fonctions à 2 broches en caractères gras sont les fonctions de pin par défaut.
3 alimentation électrique pour GPIO33, GPIO34, GPIO35, GPIO36 et GPIO37 est configurable pour être soit la DMV3P3_CPU (par défaut) ou de la DMV_SPI.
4 La fonction nip dans ce tableau se réfère uniquement à certains des paramètres fixes et ne couvrent pas tous les cas pour les signaux qui peuvent être d'entrée et sortie via la matrice GPIO. Pour plus d'informations sur la matrice GPIO, veuillez vous référer à l'ESP32-S3 Manuel de référence technique. 2.3Pin Nom Description
L'explication de chaque broche nom est brièvement décrite ci-dessous.
Le Tableau 3 : La Broche Nom Description Nom de l'axe | Description |
GPIOx | Entrée à des fins générales et de sortie (x est le numéro GPIO). Broches GPIO peut Être affecté de diverses fonctions, y compris les fonctions numériques et analogiques. Pour plus d'informations sur des fonctions numériques, veuillez vous reporter au tableau 5. |
SPIx | Flash/PSRAM SiP et un flash externe/RAM interface (X est CLK, CS0, CS1, D, Q, le WP, HD, IO4~7 ou DQS). |
XTAL_32K_P/N | 32 KHz entrée/sortie d'horloge externe (connexion à l' ESP32-S3's oscillator). P/N signifie horloge différentiel positif/négatif. |
XTAL_P/N | Horloge externe (entrée/sortie de la connexion à l'ESP32-S3's oscillator). P/N Moyens d'horloge du différentiel positif/négatif. |
U0U0RXD/TXD | UART0 les signaux de réception/transmission. |
MTDO MTCK//MTDI/MTMS | Interface JTAG signaux. |
LNA_in | Amplificateur Low-Noise (RF LNA) signaux entrée/sortie. |
CHIP_PU | Puce de la broche de mise sous tension. |
GND | Connexion de masse externe. |
VDDA | Domaine d'alimentation pour l'analogique. |
La DMV3P3_RTC | Alimentation pour RTC domaine numérique. |
La DMV3P3_CPU | Alimentation pour domaine numérique. |
VDD_SPI | Alimentation pour l'IPS IOS. |
2.4Function Nom Description
L'explication de chaque nom de fonction est décrite brièvement ci-dessous.
Le Tableau 4 : Fonction Nom Description Nom de fonction | Description |
RTC_GPIOx | RTC fonction GPIO de domaine pour la gestion de faible puissance. |
TOUCHx | Fonction de détection tactile analogique. |
CHy ADCx_ | Conversion Analogique vers Numérique channel (x est le numéro d'ADC, y est le numéro de canal). |
SUBSPIx | Sous-bus SPI0/1, différentes de SPIx bus (x est CLK, CS0, CS1, D, Q, le WP ou HD), Utilisée pour différents niveau de tension de flash et PSRAM |
FSPIx | 8 lignes de bus Fast-SPI2 fonction (x est CLK, CS0, CS1, D, Q, le WP, HD, IO4~7 ou DQS) |
SPIx | SPI0/1 (x est fonction de bus CLK, CS0, CS1, D, Q, le WP, HD, IO4~7 ou DQS) |
UxRTS/UxCTS | Signaux de commande du débit matériel UARTx (x est le numéro UART). |
U1U1RXD/TXD | UART1 recevoir ou transmettre des signaux. |
CLK_OUTx | Sortie d'horloge pour le débogage (x est le numéro de l'horloge). |
USB_D-/USB_D+ | Numéro de série et USB OTG USB/fonction JTAG. Signal USB est un signal différentiel Transmis sur une paire de D+ et D- fils. |
SPICLK_N/P_DIFF | Serial Peripheral Interface horloge différentiel négatif/positif. |
Fonctions 2.5GPIO
Le PSR32-S3 a 45 broches GPIO (numérotation 22-25 n'est pas utilisé) qui peut être affecté de diverses fonctions comme indiqué dans le tableau 5. Les fonctions énumérées ici sont des fonctions numériques (F0-F4). RTC fonctions et les fonctions analogiques peuvent être trouvées dans le tableau 2.
Tableau 5 : Fonctions GPIO GPIO | Nom de l'axe | F0 | Type | F1 | Type | F2 | Type | F3 | Type | F4 | Type | À la réinitialisation | Après la réinitialisation | Les Notes |
0 | GPIO0 | GPIO0 | I/O/T | GPIO0 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | R |
1 | GPIO1 | GPIO1 | I/O/T | GPIO1 | I/O/T | - | - | - | - | - | - | IE1 | IE1 | R |
2 | GPIO2 | GPIO2 | I/O/T | GPIO2 | I/O/T | - | - | - | - | - | - | IE1 | IE1 | R |
3 | GPIO3 | GPIO3 | I/O/T | GPIO3 | I/O/T | - | - | - | - | - | - | IE1 | IE1 | R |
4 | GPIO4 | GPIO4 | I/O/T | GPIO4 | I/O/T | - | - | - | - | - | - | IE0 | IE0 | R |
5 | GPIO5 | GPIO5 | I/O/T | GPIO5 | I/O/T | - | - | - | - | - | - | IE0 | IE0 | R |
6 | GPIO6 | GPIO6 | I/O/T | GPIO6 | I/O/T | - | - | - | - | - | - | IE0 | IE0 | R |
7 | GPIO7 | GPIO7 | I/O/T | GPIO7 | I/O/T | - | - | - | - | - | - | IE0 | IE0 | R |
8 | GPIO8 | GPIO8 | I/O/T | GPIO8 | I/O/T | - | - | SUBSPICS1 | O/T | - | - | IE0 | IE0 | R |
9 | GPIO9 | GPIO9 | I/O/T | GPIO9 | I/O/T | - | - | SUBSPIHD | I1/O/T | FSPIHD | I1/O/T | IE0 | IE1 | R |
10 | GPIO10 | GPIO10 | I/O/T | GPIO10 | I/O/T | FSPIIO4 | I1/O/T | SUBSPICS0 | O/T | FSPICS0 | I1/O/T | IE0 | IE1 | R |
11 | GPIO11 | GPIO11 | I/O/T | GPIO11 | I/O/T | FSPIIO5 | I1/O/T | SUBSPID | I1/O/T | FSPID | I1/O/T | IE0 | IE1 | R |
12 | GPIO12 | GPIO12 | I/O/T | GPIO12 | I/O/T | FSPIIO6 | I1/O/T | SUBSPICLK | O/T | FSPICLK | I1/O/T | IE0 | IE1 | R |
13 | GPIO13 | GPIO13 | I/O/T | GPIO13 | I/O/T | FSPIIO7 | I1/O/T | SUBSPIQ | I1/O/T | FSPIQ | I1/O/T | IE0 | IE1 | R |
14 | GPIO14 | GPIO14 | I/O/T | GPIO14 | I/O/T | FSPIDQS | O/T | SUBSPIWP | I1/O/T | FSPIWP | I1/O/T | IE0 | IE1 | R |
15 | XTAL_32K_P | GPIO15 | I/O/T | GPIO15 | I/O/T | U0rts | O | - | - | - | - | IE0 | IE0 | R |
16 | XTAL_32K_n | GPIO16 | I/O/T | GPIO16 | I/O/T | U0CTS | I1 | - | - | - | - | IE0 | IE0 | R |
17 | GPIO17 | GPIO17 | I/O/T | GPIO17 | I/O/T | U1TXD | O | - | - | - | - | IE0 | IE1 | R |
18 | GPIO18 | GPIO18 | I/O/T | GPIO18 | I/O/T | U1RXD | I1 | CLK_OUT3 | O | - | - | IE0 | IE1 | R |
19 | GPIO19 | GPIO19 | I/O/T | GPIO19 | I/O/T | U1rts | O | CLK_OUT2 | O | - | - | IE0 | IE0 | R |
20 | GPIO20 | GPIO20 | I/O/T | GPIO20 | I/O/T | U1CTS | I1 | CLK_OUT1 | O | - | - | IE0 | IE0 | R |
21 | GPIO21 | GPIO21 | I/O/T | GPIO21 | I/O/T | - | - | - | - | - | - | IE0 | IE0 | R |
26 | SPICS1 | SPICS1 | O/T | GPIO26 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
27 | SPIHD | SPIHD | I1/O/T | GPIO27 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
28 | SPIWP | SPIWP | I1/O/T | GPIO28 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
29 | SPICS0 | SPICS0 | O/T | GPIO29 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
GPIO | Nom de l'axe | F0 | Type | F1 | Type | F2 | Type | F3 | Type | F4 | Type | À la réinitialisation | Après la réinitialisation | Les Notes |
30 | SPICLK | SPICLK | O/T | GPIO30 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
31 | SPIQ | SPIQ | I1/O/T | GPIO31 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
32 | SPID | SPID | I1/O/T | GPIO32 | I/O/T | - | - | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
33 | GPIO33 | GPIO33 | I/O/T | GPIO33 | I/O/T | FSPIHD | I1/O/T | SUBSPIHD | I1/O/T | SPIIO4 | I1/O/T | IE0 | IE1 | - |
34 | GPIO34 | GPIO34 | I/O/T | GPIO34 | I/O/T | FSPICS0 | I1/O/T | SUBSPICS0 | O/T | SPIIO5 | I1/O/T | IE0 | IE1 | - |
35 | GPIO35 | GPIO35 | I/O/T | GPIO35 | I/O/T | FSPID | I1/O/T | SUBSPID | I1/O/T | SPIIO6 | I1/O/T | IE0 | IE1 | - |
36 | GPIO36 | GPIO36 | I/O/T | GPIO36 | I/O/T | FSPICLK | I1/O/T | SUBSPICLK | O/T | SPIIO7 | I1/O/T | IE0 | IE1 | - |
37 | GPIO37 | GPIO37 | I/O/T | GPIO37 | I/O/T | FSPIQ | I1/O/T | SUBSPIQ | I1/O/T | SPIDQS | I0/O/T | IE0 | IE1 | - |
38 | GPIO38 | GPIO38 | I/O/T | GPIO38 | I/O/T | FSPIWP | I1/O/T | SUBSPIWP | I1/O/T | - | - | IE0 | IE1 | - |
39 | MTCK | MTCK | I1 | GPIO39 | I/O/T | CLK_OUT3 | O | SUBSPICS1 | O/T | - | - | IE0 | IE1, ou IE1&WPU1 | - |
40 | MTDO | MTDO | O/T | GPIO40 | I/O/T | CLK_OUT2 | O | - | - | - | - | IE0 | IE1 | - |
41 | MTDI | MTDI | I1 | GPIO41 | I/O/T | CLK_OUT1 | O | - | - | - | - | IE0 | IE1 | - |
42 | MTMS | MTMS | I1 | GPIO42 | I/O/T | - | - | - | - | - | - | IE0 | IE1 | - |
43 | U0TXD | U0TXD | O | GPIO43 | I/O/T | CLK_OUT1 | O | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
44 | U0RXD | U0RXD | I1 | GPIO44 | I/O/T | CLK_OUT2 | O | - | - | - | - | IE1, de la WPU1 | IE1, de la WPU1 | - |
45 | GPIO45 | GPIO45 | I/O/T | GPIO45 | I/O/T | - | - | - | - | - | - | IE1, WPD1 | IE1, WPD1 | - |
46 | GPIO46 | GPIO46 | I/O/T | GPIO46 | I/O/T | - | - | - | - | - | - | IE1, WPD1 | IE1, WPD1 | - |
47 | SPICLK_P | SPICLK_P_DIFF | O/T | GPIO47 | I/O/T | SUBSPI- CLK_P_DIFF | O/T | - | - | - | - | IE1 | IE1 | - |
48 | SPICLK_n | SPICLK_N_DIFF | O/T | GPIO48 | I/O/T | SUBSPI- CLK_N_DIFF | O/T | - | - | - | - | IE1 | IE1 | - |
Veuillez vous référer à la page suivante pour plus d'informations sur les fonctions GPIO.
Type
Chaque fonction numérique (Fn, n=0~4) est associé à un "type". La description de "type" est comme suit :
•O : sortie seulement.
•O/T : Le signal peut être ou à haute impédance de sortie.
•I/O/T : Le signal peut être entrée, sortie et de haute impédance.
•I1 : Entrée uniquement. Si la broche est affectée à une autre fonction que Fn, le signal d'entrée de la Fn est toujours "1".
•J1/O/T : Le signal peut être entrée, sortie et de haute impédance. Si Fn n'est pas sélectionnée, le signal d'entrée de la Fn est toujours "1".
•J0/O/T : Le signal peut être entrée, sortie et de haute impédance. Si Fn n'est pas sélectionnée, le signal d'entrée de la Fn est toujours "0".
À la réinitialisation/après la réinitialisation
La configuration par défaut de chaque axe à la réinitialisation et après la réinitialisation :
•IE0 - Entrée désactivée
•IE1 - entrée activé
•IE1, WPD1 - entrée activé, interne faible résistance de pull-down activé
•IE1, de la WPU1 - entrée activé, interne faible résistance de pull-up ACTIVÉ
•IE1, ou IE1&WPU1 - Lorsque la valeur de bit eFuse EFUSE_DIS_PAD_JTAG MTCK est de 1, la puce de la broche de flotteurs après réinitialisation (IE1)
0, l'axe MTCK se connecte à l'interne faible résistance de pull-up après réinitialisation de la puce (IE1&WPU1)
Les Notes
•R - Ces broches ont RTC ou fonctions analogiques.
La force d'entraînement
•Le lecteur par défaut la force de27~32 GPIO est de 2'D3 (~40 mA).
•Le lecteur par défaut d'autres axes de force est de 2'D2 (~20 mA).
Mappage entre 2.6Pin-to-Pin SiP et de la puce flash/PSRAM
Le tableau 6 répertorie le code pin à pin mappage entre la puce et le SiP flash/PSRAM. La puce broches indiquées ici ne sont pas recommandées pour les autres l'utilisation. Pour la connexion du port de données entre le PSR32-S3 et flash externe veuillez vous référer à la section 3.4.2.
Tableau 6 : Mappage Pin-to-Pin entre la puce et Flash SiP/PSRAM L'ESP32-S3FN8 | SiP (8 Mo de mémoire flash, Quad SPI) |
SPICLK | CLK |
SPICS0 | CS n° |
SPID | DI |
SPIQ | N |
SPIWP | WP n° |
SPIHD | Maintenez# |
L'ESP32-S3R2 | (2 Mo PSRAM SiP, Quad SPI) |
SPICLK | CLK |
SPICS1 | CE N° |
SPID | Tr/SIO0 |
SPIQ | De façon/SIO1 |
SPIWP | SIO2 |
SPIHD | SIO3 |
L'ESP32-S3R8 / ESP32-S3R8V | PSRAM SiP (8 Mo, Octal SPI) |
SPICLK | CLK |
SPICS1 | CE N° |
SPID | DQ0 |
SPIQ | DQ1 |
SPIWP | DQ2 |
SPIHD | DQ3 |
GPIO33 | DQ4 |
GPIO34 | DQ5 |
GPIO35 | DQ6 |
GPIO36 | DQ7 |
GPIO37 | DQS/DM |
Régime 2.7Power
Le PSR32-S3 dispose de quatre axes d'alimentation :
•VDDA1
•VDDA2
•La DMV3P3_RTC
•La DMV3P3_CPU
Et une broche d'alimentation entrée/sortie :
•VDD_SPI
VDDA VDDA1 et2 sont l'entrée alimentation pour le domaine analogique.
VDD_SPI peut être une entrée ou sortie d'alimentation d'alimentation. Il peut être alimenté par Flash le régulateur de tension (nominale 1,8 V) ou par la DMV3P3_RTC via RSP JE (nominale 3,3 V). Comme le SiP flash/PSRAM dans ESP32-S3FN8, le PSR32-S3R2, et l'ESP32-S3R8 fonctionne à 3,3 V, la DMV_SPI doit être alimenté par la DMV3P3_RTC via RSP I . Le logiciel peut mettre hors tension vdd_SPI pour minimiser les fuites de courant de flash en mode sommeil profond.
La DMV3P3_RTC est l'entrée d'alimentation de faible puissance régulateur de tension qui alimente le domaine de l'horloge RTC.
La DMV3P3_CPU et de la DMV3P3_Système numérique d'alimentation RTC Régulateur de tension dans le même temps que d'autres pouvoirs que le système numérique domaine.
La DMV3P3_RTC est l'entrée d'alimentation pour RTC IO. La DMV3P3_CPU est l'entrée d'alimentation pour Digital IO. VDD_SPI est l'entrée d'alimentation pour SPI IO.
Soit la DMV_SPI ou de la DMV3P3_CPU peut être sélectionné comme l'entrée alimentation pour les SPI/Digital IO.
Le logiciel peut lire les valeurs des bits correspondants du Registre " bandes de cerclage_GPIO".
Au cours de la puce de réinitialisation du système (power-on-reset, RTC watchdog reset, baisse de tension analogique de réinitialisation réinitialisation super chien de garde et de cristal glitch de détection de l'horloge de réinitialisation), les loquets de l'axes de cerclage échantillon le niveau de tension que les bits de cerclage de "0" ou "1", et maintenir ces bits jusqu'à la puce est mis hors tension ou d'arrêter.
GPIO0, GPIO45 et GPIO46 sont connectés à la puce faiblesse interne du pull-up/pull-down au cours de la puce de réinitialisation. Par conséquent, si elles ne sont pas connectées ou le circuit externe connecté à haute impédance, la faiblesse interne pull-up/pull-down permettra de déterminer le niveau d'entrée par défaut de ces axes de cerclage.
GPIO3 est flottante par défaut. Sa valeur de cerclage peut être configuré afin de déterminer la source du signal JTAG l'intérieur de la CPU, comme illustré au tableau 9. Dans ce cas, le cerclage de la valeur est contrôlé par le circuit externe qui ne peuvent pas être dans un état haute impédance. Le tableau 8 présente plus de configuration des combinaisons de EFUSE_DIS_USB_JTAG, EFUSE_DIS_PAD_JTAG, et l'attache_JTAG EFUSE__SEL qui déterminent la source de signal JTAG.
Tableau 8 : Sélection de la source de signal JTAG Sangle EFUSE__SEL_JTAG | EFUSE_DIS_USB_JTAG | EFUSE_DIS_PAD_JTAG | Source de signal JTAG |
1 | 0 | 0 | Se reporter au tableau 9 |
0 | 0 | 0 | Contrôleur série/USB JTAG |
Ne pas les soins | 0 | 1 | Contrôleur série/USB JTAG |
Ne pas les soins | 1 | 0 | Les axes de JTAG sur puce |
Ne pas les soins | 1 | 1 | N/A |
Pour modifier les valeurs de bit de cerclage, les utilisateurs peuvent appliquer les pull-down externe/résistances pull-up, ou utiliser l'hôte MCU GPIO pour contrôler le niveau de tension de ces broches lors de la mise sur le PSR32-S3.
Après la réinitialisation, le cerclage de broches fonctionnent comme les axes de la fonction normale. Se reporter au tableau 9 pour une description détaillée de la configuration des broches de cerclage.
Tableau 9 : Les axes de cerclage Tension de la DMV_SPI 1 |
La broche | Valeur par défaut | 3.3 V | 1,8 V |
GPIO45 | Tirez vers le bas | 0 | 1 |
Démarrer le Mode 2 |
La broche | Valeur par défaut | L'amorçage SPI | Télécharger le boot |
GPIO0 | Pull-up | 1 | 0 |
GPIO46 | Tirez vers le bas | Ne pas les soins | 0 |
Activation/Désactivation de la ROM pendant le démarrage d'impression de messages 3 4 |
La broche | Valeur par défaut | Activé | Désactivé |
GPIO46 | Tirez vers le bas | Voir le quatrième remarque | Voir le quatrième remarque |
Sélection du signal de JTAG |
La broche | Valeur par défaut | EFUSE_DIS_USB_JTAG = 0, EFUSE_DIS_PAD_JTAG = 0, Sangle_JTAG EFUSE__SEL=1 |
GPIO3 | N/A | 0 : signal JTAG de broches JTAG sur puce 1 : signal JTAG de contrôleur de série/USB JTAG |
Remarque :
1.SPI_TENSION DE LA DMV est déterminée soit par la valeur de cerclage de GPIO45 ou par la DMV_SPI_TIEH. Lorsque EFUSE_vdd_SPI_FORCE EST DE 0, SPI_TENSION DE LA DMV est déterminée par la valeur de cerclage de GPIO45; lorsqu'EFUSE_vdd_SPI_FORCE EST DE 1, SPI_TENSION DE LA DMV est déterminée par la DMV_SPI_TIEH.
2.La combinaison de cerclage de GPIO46 = 1 et GPIO0 = 0 est invalide et déclenchera un comportement inattendu.
3.ROM les messages d'amorçage peuvent être imprimés au cours de U0TXD (par défaut) ou GPIO17 (U1TXD), selon le bit eFuse EFUSE_UART_PRINT_CHANNEL.
4.Lorsque les deux EFUSE_DIS_USB_SERIAL_JTAG et EFUSE_DIS_USB_OTG sont 0, les messages de démarrage ROM sera imprimé sur le contrôleur série/USB JTAG. Sinon, les messages seront imprimés pour UART, contrôlée par GPIO46 et EFUSE_UART_PRINT_CONTROL. Plus précisément, lorsque l'UART EFUSE__PRINT_Valeur de commande est :
0, d'impression est normale pendant le démarrage et de ne pas contrôlé par GPIO46.
1 et GPIO46 est de 0, d'impression est normale pendant le démarrage ; mais si GPIO46 est de 1, d'impression est désactivée. 2 et GPIO46 est de 0, d'impression est désactivée ; mais si GPIO46 est de 1, d'impression est normale.
3, d'impression est désactivé et ne sont pas contrôlés par GPIO46.
3.Description fonctionnelle
3.1CPU et de la mémoire
3.1.1CPU
Le PSR32-S3 possède un Xtensa de faible puissance® dual-core LX7 32 bits microprocesseur avec les fonctionnalités suivantes :
•Pipeline en cinq étapes qui prend en charge de l'horloge de la fréquence de jusqu'à 240 MHz
•16-bit/jeu d'instructions 24 bits offrant une haute densité de code
•32 bits jeu d'instruction personnalisée et de bus de données 128 bits qui fournissent une haute performance
•L'appui à simple précision de l'unité à virgule flottante (FPU)
•32-bit multiplicateur et diviseur de 32 bits
•Mémoire sans tampon instructions GPIO
•32 interrompt à six niveaux
•ABI fenêtré avec 64 registres généraux physique
•Fonction Trace avec compresseur TRAX, jusqu'à 16 Ko de mémoire trace
•JTAG pour le débogage
3.1.2La mémoire interne
Le PSR32-S3's de la mémoire interne comprend :
•384 Ko ROM : d'amorçage et les fonctions de base
•512 ko de SRAM sur puce : pour les données et des instructions, fonctionnant à une fréquence configurable jusqu'à 240 MHz
•RTC mémoire rapide : 8 ko de SRAM qui prend en charge la lecture/écriture/l'instruction fetch par le processeur principal (LX7 dual-core). Il peut conserver des données en mode sommeil profond.
•RTC lent de la mémoire : 8 ko de SRAM qui prend en charge la lecture/écriture/l'instruction fetch par le processeur principal (LX7 dual-core) ou coprocesseurs. Il peut conserver des données en mode sommeil profond.
•4 kbit eFuse : 1652 bits sont réservés pour les données utilisateur, telles que la clé de cryptage et le Device ID.
•PSRAM SiP et flash : voir les détails dans le Tableau 1 Comparaison.
3.1.3Flash externe et de la RAM
Le PSR32-S3 prend en charge spi, spi, spi Quadruple Double, octal, bus QPI de SPI et BPR interfaces qui permettent la connexion à de multiples flash externe et la RAM.
Le flash externe et de la RAM peut être mappée vers l'espace mémoire d'instruction de la CPU et mémoire de données en lecture seule l'espace. Le RAM externe peut également être mappé vers l'espace de mémoire de données CPU. Le PSR32-S3 prend en charge jusqu'à 1 Go de mémoire flash et RAM externe et le matériel de chiffrement/déchiffrement en se fondant sur XTS-AES pour protéger les utilisateurs des programmes et les données en mémoire flash et RAM externe.
Par le biais de caches à haute vitesse, le PSR32-S3 peut prendre en charge à un moment jusqu'à :
•Flash externe ou 32 Mo de RAM mappé dans l'instruction l'espace comme des blocs individuels de 64 ko
•Externe 32 Mo de RAM mappé dans l'espace de données comme des blocs individuels de 64 Ko. 8 bits, 16 bits, 32 bits, et 128 bits de lectures et écritures sont pris en charge. Flash externe peut également être mappé dans l'espace de 32 Mo de données comme des blocs individuels de 64 Ko, mais seulement 8 bits à l'appui, 16 bits, 32 bits et 128 bits des lectures. 3.1.5La mémoire cache
Le PSR32-S3 a une instruction de cache et un cache de données partagée par les deux coeurs de processeur. Chaque mémoire cache peut être partitionné en a plusieurs banques et les fonctionnalités suivantes :
•L'instruction la mémoire cache : 16 Ko (une banque) ou 32 Ko (deux banques) : 32 Ko de cache de données (une banque) ou 64 Ko (deux banques)
•L'instruction la mémoire cache : à quatre voies ou associative à huit voies
Le cache de données : associative à quatre voies
•Taille de bloc de 16 octets ou 32 octets pour les deux instructions et cache Le cache de données
•Fonction pré-charge
•La fonction de verrouillage
•Mot critique premier et au début de redémarrer
Horloges 3.2System
3.2.1l'horloge du processeur
La CPU Clock a trois sources possibles :
•Cristal principal de l'horloge externe
•Oscillateur RC interne Fast (généralement environ 17,5 MHz, et réglable)
•Horloge PLL
L'application permet de sélectionner la source horloge à partir de la trois horloges ci-dessus. La source d'horloge sélectionnée entraîne l'horloge du processeur, directement ou après la division, en fonction de l'application. Une fois que la CPU est réinitialisé, la valeur par défaut serait la source d'horloge externe principal horloge crystal divisé par 2.
3.2.2l'horloge RTC
Le CCF lente est utilisée pour l'horloge RTC, RTC compteur watchdog et contrôleur de faible puissance. Il y a trois sources possibles :
•À basse vitesse externe (32 kHz) crystal clock
•Oscillateur RC lente interne (généralement environ 136 kHz et réglable)
•Oscillateur RC interne fast divisé horloge (dérivée de l'oscillateur RC interne fast divisé par 256) Le RTC rapide est utilisé pour l'horloge RTC de périphériques et les contrôleurs du capteur. Il y a deux sources possibles :
•Crystal horloge externe principal divisé par 2
•Oscillateur RC interne Fast (généralement environ 17,5 MHz, et réglable)
Périphériques 3.3Analog
3.3.1Analog-to-Digital Convertisseur (ADC)
Le PSR32-S3 intègre deux CAN SAR de 12 bits et prend en charge des mesures sur 20 canaux (analogique-enabled broches). Pour but d'économie d'alimentation, l'ULP coprocesseurs dans ESP32-S3 peut également être utilisé pour mesurer la tension dans les modes de veille. En utilisant des paramètres de seuil ou d'autres méthodes, nous pouvons réveiller la CPU de modes de veille.
3.3.2Le capteur de température
Le capteur de température génère une tension qui varie avec la température. La tension est converti en interne via un ADC dans une valeur numérique.
Le capteur de température a une plage de -20 °C à 110 °C. Il est principalement conçu pour détecter les changements de température à l'intérieur de la puce. La valeur de température dépend de facteurs tels que la fréquence ou de l'horloge du microcontrôleur I/O Charge. En règle générale, la puce de la température interne est supérieure à la température ambiante.
3.3.3Capteur tactile
Le PSR32-S3 a 14 GPIO de détection capacitive, qui détectent les variations induites par le toucher ou d'approche de l'GPIO avec un doigt ou d'autres objets. Le faible bruit de la nature de la conception et la sensibilité élevée du circuit de permettre relativement petits tampons pour être utilisé. Les matrices de pads peuvent également être utilisé, de sorte qu'une zone plus grande ou plus de points peuvent être détectés. Les performances de détection tactile peut être encore améliorée par l'étanche et fonctionnalité de filtrage numérique.
Périphériques 3.4Digital
3.4.1à usage général (interface entrée / sortie GPIO)
Le PSR32-S3 a 45 broches GPIO qui peuvent être attribuées diverses fonctions par la configuration de registres correspondants. En outre des signaux numériques, certains GPIO peut également être utilisé pour fonctions analogiques, tels que l'ADC,, de détection tactile
Etc.
Tous les GPIO ont sélectionnable de pull-up faible interne ou le tirer vers le bas, ou peut être réglé à haute impédance. Lorsque ces GPIO sont configurées comme une entrée, la valeur entrée peut être lu par le logiciel à travers le registre. Gpio d'entrée peut également être configuré pour générer edge-déclenchée ou le niveau de déclenchement des alarmes de la CPU. Toutes les broches E/S numérique sont bi-directionnel,
Non inverseur, et tristate, y compris l'entrée et tampons de sortie avec tristate contrôle. Ces broches peuvent être multiplexés avec d'autres fonctions, telles que UART, SPI, etc. pour les opérations de faible puissance, l'GPIO peut être réglé à la tenue d
État.
Le IO MUX et la matrice GPIO sont utilisés pour acheminer les signaux à partir de périphériques à plaquettes GPIO. Ensemble, ils fournissent hautement configurable I/O. En utilisant la matrice GPIO, périphériques de signaux d'entrée peut être configuré à partir de tout périphérique des plaquettes d'OI alors que les signaux de sortie peut être configuré pour toute IO pad. Pour plus d'informations sur IO MUX et matrice GPIO, veuillez vous référer à l'ESP32-S3 Manuel de référence technique.
3.4.2Serial Peripheral Interface (SPI)
Le PSR32-S3 comporte quatre interfaces SPI (SPI0, SPI1, SPI2 et SPI3). SPI0 et SPI1 peut être configuré pour fonctionner en mode de mémoire SPI ; SPI2 et SPI3 peut être configuré pour fonctionner en mode SPI à des fins générales.
•Le mode de mémoire SPI
Dans le mode de mémoire spi, spi0 et interface SPI1 avec mémoire SPI externe. Transmission de données est en multiples de octets. Jusqu'à 8 DTS/DDR en ligne (taux de données unique/Double Data Rate) de lectures et écritures sont pris en charge. La fréquence d'horloge est configurable pour un maximum de 120 MHz pour les BPR mode DTS/DDR.
•General-Purpose SPI (SPI2 mode GP-SPI)
SPI2 peut fonctionner en modes maître et esclave. Le mode maître prend en charge de deux lignes de communication full duplex et single-/Deux-/quatre-/huit lignes de communication half-duplex. Le mode esclave prend en charge de deux lignes de communication full duplex et single-/Deux-/quatre lignes de communication half-duplex. Fréquence d'horloge de l'hôte est configurable. Transmission de données est en multiples de octets. L'horloge polarité (CPOL) et de phase (ACSP) sont également configurable. Le SPI2 interface prend en charge DMA.
-En deux lignes de mode de communication full duplex, la fréquence d'horloge de l'hôte est configurable à 80 MHz au plus, et l'esclave de la fréquence d'horloge à 60 MHz au plus. Quatre modes de SPI sont pris en charge de format de transfert. Seuls les lectures et écritures de DTS sont pris en charge.
-En- unique/Deux-/quatre-/huit lignes le mode de communication half-duplex, la fréquence d'horloge de l'hôte est configurable à 80 MHz dans la plupart pour la RRL lecture/écriture et de 40 MHz pour les lectures/écritures DDR. Quatre modes de SPI sont pris en charge de format de transfert.
-En- unique/Deux-/quatre ligne mode de communication half-duplex, la fréquence d'horloge esclave est configurable à 60 MHz au plus. Seuls les lectures et écritures de DTS sont pris en charge. Quatre modes de SPI sont pris en charge de format de transfert.
•General-Purpose SPI (SPI3 mode GP-SPI)
SPI3 peut fonctionner en modes maître et esclave, dans les deux ligne full duplex et en ligne unique, deux lignes de conduite et de quatre modes de communication half-duplex. Seuls les lectures et écritures de DTS sont pris en charge. Fréquence d'horloge de l'hôte est configurable. Transmission de données est en multiples de octets. L'horloge polarité (CPOL) et de phase (ACSP) sont également configurable. Le SPI3 interface prend en charge DMA.
-En deux lignes de mode de communication full duplex, la fréquence d'horloge de l'hôte est configurable pour un maximum de 80 MHz, et la fréquence d'horloge esclave à un maximum de 60 MHz. Quatre modes de SPI sont pris en charge de format de transfert.
-En ligne unique, deux lignes et quatre lignes du mode de communication half-duplex, la fréquence d'horloge de l'hôte est configurable pour un maximum de 80 MHz, et de l'esclave de la fréquence d'horloge à 60 MHz au plus. Quatre modes de SPI sont pris en charge de format de transfert.
Adresse:
Baoan Internet Industry Base, Zao Community, Xixiang Street, Bao 'an District, Shenzhen, Guangdong, China
Type d'Entreprise:
Fabricant/Usine
Gamme de Produits:
Industrie Légère & Articles d'Usage Courant, Luminaire & Éclairage, Machinerie de Fabrication & de Façonnage, Service, Électricité & Électronique, Électroniques de Consommation, Équipement Industriel & Composants
Certification du Système de Gestion:
ISO 9001, ISO 9000
Présentation de l'Entreprise:
La technologie Shenzhen Ferry Co., Ltd. a été en se concentrant sur l'optimisation et la construction de mécanisme de transmission de communication sans fil et sans fil de transmission audio et vidéo Le niveau de solution afin de fournir module WiFi, de la Société de développement en profondeur constante de la transmission sans fil WiFi, radar et d'autres d'induction de l'ITO de faible puissance de la scène les fabricants de radar à micro-ondes, nous sommes engagés à apporter des données riche et diversifiée et de l'information dans chaque personne, la maison, et l'organisation dans un endroit facilement accessible, bâtir un monde qui se connecte tout smart : connexion partout et la connexion de nos vies les uns aux autres ; laissez la transmission sans fil sans frontières, de sorte que le renseignement à votre portée.
L'ensemble des produits de la série Espressif agent WiFi, Espressif ESP32-H2, Espressif ESP32-C6, Espressif ESP32-S3, Espressif ESP32-S2, Espressif ESP32-C2,8266 Espressif ESP et d'autres produits. Appartiennent à l'agent général certificat de qualification est terminée, accueillir les nouveaux et anciens clients de venir consulter, nous vous servira de tout coeur.